Technologie: SIMD / MMX / SSE / SSE2 / SSE3 / 3DNow!

Eine zunehmende Zahl neuer Prozessoren haben Erweiterungen ihrer Befehlssätze, die man generell SIMD Befehlssätze nennt. SIMD steht für Single Instruction Multiple Data und bedeutet, dass ein einziger Befehl, wie z.B. "add", auf eine ganze Anzahl von Daten parallel wirkt. Eine typischer SIMD Befehl wird z.B. 8 16-Bit-Werte parallel addieren. Offensichtlich kann dies zu dramatischen Geschwindigkeitsbeschleunigungen führen, weswegen diese Befehlssätze ja auch eingeführt wurden.

Sie können diese Seite entweder sequentiell lesen oder eine der Sektionen direkt anspringen:

• MMX Befehlssatz
• SSE Befehlssatz
• SSE2 Befehlssatz
• SSE3 Befehlssatz (wird hier leider noch nicht behandelt)
• Wichtige Eigenschaften der SIMD Befehle
• Beschleunigungsfaktoren
• Schlussfolgerung

[Der 3DNow! Befehlssatz wird nicht behandelt, der SSE Befehlssatz ist jedoch vergleichbar.]

MMX Befehlssatz

In 1997 führte Intel den Pentium Prozessor mit MMX Technologie ein. In der Folge erschienen die Pentium II, III und 4 Prozessoren und auch andere, wie die AMD Athlon und Duron Prozessoren, haben diese Befehlssatzerweiterung an Bord.

Der MMX Befehlssatz führt 8 neue 64 Bit breite Register namens mm0 .. mm7 ein; diese Register sind allerdings intern die gleichen wie die FPU Register, so dass FPU und MMX Befehle nicht zusammen verwendet werden können. Die Register können folgende Datentypen enthalten:

Entsprechende Integer-Befehle wurden eingeführt:

Alle Operationen sind entweder Register, Register oder Register, Speicher Operationen. Es gibt keine No Speicher, Register oder Speicher, Speicher Operationen.

Hier einige Beispiele:

Wie anhand der obigen Befehlsliste gesehen werden kann, gibt es eine Reihe von Einschränkungen bei dieser ersten Befehlssatzerweiterung:

• Nicht alle Datentypen werden von allen Operationen unterstützt, z.B. fehlen Multiplikationen für vorzeichenlose Datentypen oder Schiebe-Operationen für Bytes etc.
• Diverse interessante Befehle fehlen, z.B. min/max
• Die Register benutzen intern die FPU Register und verhindern damit den gleichzeitigen Einsatz von FPU Befehlen
• Es gibt parallelen Fließkomma-Befehle
• Die Register sind nur 64 Bit breit
• Es gibt nur 8 Register
• Es gibt keine Prefetch- oder Write-Through-Befehle
• Es gibt keine wirkliche Unterstützung für nicht alignte Zugriffe
• Konstanten werden nicht unterstützt

Die spätere Einführung der SSE, SSE2 und SSE3 Befehlssatzerweiterungen hebt einige dieser Einschränkungen auf.

Zum Seitenanfang zurück

SSE Befehlssatz

Der Pentium III Prozessor, eingeführt 1999, war der erste Prozessor mit dem SSE Befehlssatz an Bord. Allerdings hatte AMD bereits vorher den ähnlichen 3DNow! Befehlssatz bei ihrer K6 CPU eingeführt.

Der SSE Befehlssatz enthält 3 verschiedene Erweiterungen:

• Zusätzliche MMX Befehle wie min/max
• Prefetch und Write-Through Befehle, um den Datentransfer von und zu den Cache-Speichern und dem Hauptspeicher zu optimieren
• Neue 128 Bit XMM Register und entsprechende 32 Bit floating point (single precision) Befehle

The SSE Befehlsatz führt 8 neue 128 Bit breite Register namens xmm0 .. xmm7 ein. Die Register können die folgenden Datentypen enthalten:

Der SSE Befehlssatz schließt den MMX Befehlssatz mit ein; die folgende Tabelle enthält nur die zusätzlichen SSE Befehle:

Hier einige Beispiele:

Wie anhand der obigen Befehlsliste gesehen werden kann, gibt es nach wie vor eine Reihe von Einschränkungen bei dieser Befehlssatzerweiterung:

• Nicht alle Datentypen werden von allen Operationen unterstützt, z.B. fehlen Multiplikationen für vorzeichenlose Datentypen oder Schiebe-Operationen für Bytes etc.
• Es werden nur 32 Bit floating point Datentypen unterstützt
• Es gibt keine Integer-Befehle für die XMM Register
• Es gibt keine wirkliche Unterstützung für nicht alignte Zugriffe
• Konstanten werden nicht unterstützt

Die spätere Einführung der SSE2 und SSE3 Befehlssatzerweiterungen hebt einige dieser Einschränkungen auf.

Zum Seitenanfang zurück

SSE2 Befehlssatz

Der Pentium 4 Prozessor führte die SSE2 Befehlssatzerweiterung in 2000 ein.

Der Befehlssatz enthält zwei wesentliche Verbesserungen:

• Unterstützung von 64 Bit (double precision) floating point Datentypen
• Integer-Befehle für die XMM Register

Da der SSE2 Befehlssatz Integer-Befehle für die XMM Register und double floating-point Datentypen zu den XMM Registern hinzugefügt hat, können die XMM Register jetzt folgende Datentypen halten:

Der SSE2 Befehlssatz schließt den SSE Befehlssatz mit ein (the MMX und SSE Integer Befehle also apply to the XMM Registers now und the single precision floating point Befehle of the SSE Befehlssatz also apply to the double precision data types); die folgende Tabelle listet nur die zusätzlichen SSE2 Befehle auf:

Hier einige Beispiele:

Wie anhand der obigen Befehlsliste gesehen werden kann, gibt es nach wie vor eine Reihe von Einschränkungen bei dieser Befehlssatzerweiterung:

• Nicht alle Datentypen werden von allen Operationen unterstützt, z.B. fehlen saturated Additionen für 32 Bit Integer Werte oder Schiebe-Operationen für Bytes etc.
• Es gibt nur 8 Register
• Es gibt keine wirkliche Unterstützung für nicht alignte Zugriffe
• Konstanten werden nicht unterstützt

Es ist unklar ob zukünftige Befehlssatzerweiterungen diese Einschränkungen aufheben werden.

Nichtsdestotrotz ist der SSE2 Befehlssatz de facto eine parallele Version der klassischen Integer und floating point Befehlssätze der meisten Prozessoren, wodurch beeindruckende Beschleunigungen ermöglicht werden.

Zum Seitenanfang zurück

Wichtige Eigenschaften der SIMD Befehle

SIMD Befehle arbeiten generell parallel auf n Datensätzen, wobei n typischerweise 1, 2, 4,8 oder 16 ist. Dadurch treten einige Probleme auf:

• Wenn das Datenlayout nicht mit dem SIMD Anforderungen übereinstimmt, können SIMD Befehle entweder nicht genutzt werden oder es müssen zusätzliche Befehle eingefügt werden, die die Daten umsortieren
• Wenn die Daten nicht aligned sind, wird die Geschwindigkeit dramatisch einbrechen; die Lösung dieses Problems kann zu deutlich komplizierterem Code führen
• Wenn die Aufgabenstellung nicht zu den möglichen Werten für n passt, z.B. im Falle eines Filters, der n = 5 erfordert, wird die Lösung recht kompliziert
• (Parallele) Tabellen-Lookups sind nicht möglich 
• Die Vergleichsbefehle sind limitiert

Grundsätzlich gibt es für die Probleme Lösungen, aber sie erfordern zusätzlichen oder smarten Code. Aufgrund dieser Probleme erzeugen selbst Compiler, die grundsätzlich SIMD Code beherrschen, in vielen Fällen keinen SIMD Code.

Zum Seitenanfang zurück

Beschleunigungsfaktoren

SIMD Befehle haben das Potential, Software 2x .. 16x oder sogar mehr zu beschleunigen. Dies betrifft insbesondere rechenintensive Software, die mit Arrays von Daten arbeitet.

Sehen Sie sie auch die Fallbeispiele, dort werden entsprechende Beschleunigungsfaktoren angegeben.

Zum Seitenanfang zurück

Schlussfolgerung

SIMD Befehle haben das Potential, Software 2x .. 16x oder sogar mehr zu beschleunigen.

Da allerdings die meisten Compiler diese Befehle nicht (vollständig) unterstützen, kann diese Beschleunigung generell nur durch einen Optimierungsexperten erzielt werden.

Hayes Technologies bietet entsprechende Services an, um dieses hohe Potential der SIMD Befehlssätze zu realisieren.

Zum Seitenanfang zurück